Files
u-boot-tk1-som/include/configs
Stefan Roese e1df080b0d arm: socfpga: Fix cache configuration
By not defining CONFIG_SYS_ARM_CACHE_WRITEALLOC, the WRITEBACK cache
policy is selected. This leads to much better performance on the SoCFPGA.
A quick network test shows this:

Without this patch:
=> tftp 100000 big-40mb
Speed: 1000, full duplex
Using dwmac.ff702000 device
TFTP from server 192.168.1.54; our IP address is 192.168.1.252
Filename 'big-40mb'.
Load address: 0x100000
Loading: #################################################################
         #################################################################
         #################################################################
         #################################################################
         ##########################
         2.5 MiB/s

With this patch:
=> tftp 100000 big-40mb
Speed: 1000, full duplex
Using dwmac.ff702000 device
TFTP from server 192.168.1.54; our IP address is 192.168.1.252
Filename 'big-40mb'.
Load address: 0x100000
Loading: #################################################################
         #################################################################
         #################################################################
         #################################################################
         ##########################
         7.6 MiB/s

A performance improvement of factor ~3.

Signed-off-by: Stefan Roese <sr@denx.de>
Cc: Dinh Nguyen <dinguyen@opensource.altera.com>
Cc: Chin Liang See <clsee@altera.com>
Cc: Pavel Machek <pavel@denx.de>
Cc: Marek Vasut <marex@denx.de>
2015-09-23 03:53:36 +02:00
..
2015-09-02 15:38:16 +02:00
2015-08-13 13:06:03 -07:00
2015-08-13 13:06:03 -07:00
2015-09-11 09:35:37 +02:00
2015-09-02 11:33:10 -04:00
2015-09-02 15:34:13 +02:00
2015-08-12 20:47:43 -04:00
2015-08-31 17:32:59 +09:00
2015-05-29 13:46:36 +02:00
2015-08-31 16:03:05 +02:00
2015-09-02 15:26:13 +02:00
2015-09-02 15:25:28 +02:00
2015-08-14 16:27:08 -04:00